数字集成电路设计平台 |
SoC Encounter |
RTL 综合工具及等效性检查工具 |
Encounter RTL Compiler w/formal verification |
模拟信号仿真与Incisive接口 |
AMS Option to Incisive(TM) |
Incisive仿真验证工具 |
Incisive(TM) Unified Simulator |
混合语言仿真工具 |
Cadence(R) NC-Sim Mixed-Language Simulator |
Edif 读写器 |
Virtuoso(R) EDIF 200 Reader |
Virtuoso(R) 混合设计仿真工具 |
Virtuoso(R) AMS Designer Simulator |
Spectre®电路仿真工具 |
Virtuoso(R) Spectre(R) Circuit Simulator |
SPICE 工具 |
Cadence(R) SPICE REL IC |
为生产加工设计选项工具 |
Virtuoso(R) Electronic Design for Manufacturability Option REL IC |
原理图输入与HSPICE接口文件 |
Virtuoso(R) Schematic Editor HSPICE Interface REL IC |
Dracula(R)物理验证与参数提取套件 |
Dracula(R) Physical Verification and Extraction Suite REL IC |
Assura(TM)参数提取工具 |
Assura(TM) Parasitic Extractor REL ASSURA |
Virtuoso 混合设计环境 |
Virtuoso(R) AMS Designer Environment REL IC |
Fire & Ice 三维参数提取工具 |
Fire & Ice QX (gate) REL SEV |
CeltIC 串扰分析工具 |
CeltIC Crosstalk Analyzer for Cell-based Designs REL CADMOS |
Allegro(R) 混合、模拟设计分析环境 |
Allegro(R) AMS Simulator 210 REL SPB |
设计框架集成工具包 |
Cadence(R) Design Framework Integrator's Toolkit REL IC |
说明:EDA软件对清华大学校内用户开放。如需使用请联系EDA软件工程师:祝月红,158114512101,zhuyuehong@mail.tsinghua.edu.cn。